PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-211861

(43)Date of publication of application: 11.08.1995

(51)Int.CI.

H01L 27/04 H01L 21/822

(21)Application number: 06-005503

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing:

24.01.1994

(72)Inventor: FUJIMOTO TAKUMI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57)Abstract:


PURPOSE: To manufacture a semiconductor device, wherein floating capacitance is contained on a silicon substrate on which a high withstand-voltage MOSFET and a low withstand-voltage MOSFET are integrated with less number or steps.

CONSTITUTION: A gate electrode layer 13 of a low withstand-voltage resisting MOSFET is formed on a thin gate oxide film 12 at the same time as a first polycrystalline Si layer 3 of a lower conductor of a floating capacitance. A thick gate oxide film 14 of a high withstand-voltage MOSFET is formed at the same time as an intermediate dielectric layer, which is formed on the layer 13. A gate electrode layer 15 of the high withstand-voltage MOSFET is formed at the same time as a polycrystalline Si layer 5 of the upper conductor of the capacitor.









LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J.P)

020 公開特許公報(A)

(11)转許出觀公開番号》

特開平7-211861

(43)公開日 平成7年(1995)8月11日

(51) Int.CL*

量別記号 庁内整理番号

PΙ

技術表示信所

HO 1 L 27/04 21/822

HO1L 27/04

C

書を請求 未請求 請求項の数 5 OL (全 4 頁)

(21)出願番号

种原平6-5503

(71) 出版人 000005234

含土理潜作式会社

(22)出岫日

平成6年(1994) 1月24日

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 藤本 卓已

神奈川県川崎市川崎区田辺新田1番1号

會土電機株式会社内

(74)代理人 弁理士 山口 東


(54) 【発明の名称】 半幕体装置の製造方法


(57)【要約】

(修正有)


【目的】高耐圧MOSFETおよび低耐圧MOSFETを集積したシリゴン基板上にプローディングギャパンタンスを内蔵させた半導体装置を少ない工程数で製造する。

【構成】プローティングキャパシタンスの下部築体の第一多結晶 S:層3と同時に強いゲート酸化膜 1.2の上に低耐圧MOSFETのゲート電極層 1.3を形成し、その上に形成する中間誘電体層と同時に高耐圧MOSFETの厚いゲート酸化膜 1.4で形成し、キャパシタの上部築体の多結晶 S:層5と同時に高耐圧MOSFETのゲート電極層 1.5を形成する。









【特許請求の範囲】

【請求項1】MOS型電界効果トランジスタが集積されるシリコン基版上に絶縁層を介して第一季結晶シリコン層、誘電休層、第二季結晶シリコン層のこの順の秩層からなる内成フローティングキャパシタンスを有する半導体装置の製造方法において、低耐圧MOS型電界効果トランジスタのゲート電便を薄いゲート絶縁限上に前記第一季結晶シリコン層と同時に堆積した季結晶シリコン層を厚いゲート絶縁限上に前記第二季結晶シリコン層と同時に堆積した季結晶シリコン層と同時に堆積した季結晶シリコン層から、高耐圧MOS型電界効果トランジスタのゲート電極を厚いゲート絶縁限上に前記第二季結晶シリコン層と同時に堆積した季結晶シリコン層からそれぞれ形成することを特徴とする半導体装置の製造方法。

【請求項2】フローティングキャバシタンスの誘電体層を第一多結晶シリコン層表面層の無酸化により形成し、その際シリコン基板上に形成される無酸化限を高耐圧MOS型電界効果ドランシスタの厚いゲード路縁限とする請求項1記載の半導体装置の製造方法。

【請求項3】フローティングキャバシタンスの誘電体層を CV D法による絶縁膜により形成し、その際高耐圧M O S型電界効果トランジスタの厚いゲート絶縁膜の少なくとも一部を形成する請求項1記載の半導体装置の製造方法。

【請求項 4】 CV D法による経縁限がシリコン酸化限である請求項 9記載の半導体装置の製造方法。

(請求項5) CV.D法による絶縁関がタンタル酸化関である請求項3記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フローディングキャバシタンス内蔵のMOS型電界効果トランジスタ(MOS FET)を含む半導体装置の製造方法に関する。

[0002]

【従来の技術】フローティングキャパシタンスを含む | CにはデバイスとしてMOSFETが多く用いられている。図2は、フローティングキャパシタンスを内蔵した、従来のMOSFETを示す。MOSFETはP形シリコン(Si) 菱板1、その表面層に形成されたN・+ソース、ドレイツ領域111を表すして多結晶Siにより形成されたゲート電極13からなる。フローティングキャパシタンスは、菱板1上の厚い酸化膜2の上に形成された第一多結晶Siに3、その表面を酸化することにより形成されたSiの2 膜4および、その上に稜層された第二多結晶Siに分からなる。ソース、ドレイン領域11、第一、第二多結晶Siを3、5には、層間絶縁膜6にあけられた接触孔でAI配線フが接触している。

[0003]

【発明が解決しようとする課題】このような半導体装置のMOSFETの一部を高耐圧化するには、そのMOSFETのグート酸化限12を厚くすることと、ソース

ドレイン領域110のゲート側に低不純物濃度のN形オフセット領域を形成する方法による。しかし一部のMOSFETを高附圧化するために全部のゲート酸化膜を厚くすることは、MOSFETの微細化に反し、素子の機能も低下する。また、厚さの異なるゲート酸化膜を形成することは、製造プロセス工程を長くし、コストアップの要因となる。

【0.004】本発明の目的は、このような問題を解決し、フローディングキャバシタンスを内蔵したMOSFETの高耐圧化を製造プロセス工程を長くしないで実現できる半導体装置の製造方法を提供することにある。【00.05】

【課題を解決するだめの手段】上記の目的を達成するだ。 めに、本発明は、MO SF ETが集積されるシリコン基 板上に絶縁層を介して第一多結晶シリコン層、誘電体 層、第二多結晶シリコン層のこの順の稜層からなる内蔵 フローティングキャパシダンスを有する半導体装置の製 造方法において、低耐圧MOSFETのゲート電極を薄 いゲート絶縁膜上に前記第一多結晶シリコン層と同時に 推積した多結晶シリコン層から、高耐圧MOSFETの。 ゲード電極を厚いゲート絶縁膜上に前記第二多結晶シリ コン層と同時に推験した多結晶シリコン層からそれぞれ 形成するものとする。 フローティングキャバジタンスの 誘電体層を第一多結晶シリコン層の表面層の熱酸化によ り形成し、その際シリコン基板上に形成される熱酸化膜 を高耐圧MOSFETの厚いゲート絶縁膜とすることが 良い方法である。また、プローティングキャバシタンス の誘電体層をCV D法による絶縁膜により形成し、その。 院高耐圧MO SFETの厚いゲート絶縁膜の少なくとも 一部を形成することも良い方法である。CVD法による 絶縁膜がシリコン酸化膜であっても、タンタル酸化膜で あってもよい。

[0006]

【作用】低耐圧MOSFETのゲート電極をフローティングキャパシタンスの下部導体の第一多結晶SI層、高耐圧MOSFETのゲート電極をフローディングキャパシタンスの上部導体の第三多結晶SI層と同時に形成することにより、ゲート電極のための別の成映工程が不要となって工程数が減少し、それによって高耐圧MOSFETのゲート絶縁映の全部あるいは一部をフローティングキャパシタンスの誘電体層と同時に形成できるため、厚いゲート絶縁映を工程の増加なく形成できる。さらに高耐圧MOSFETの厚いゲート絶縁映に高誘電率の映を用いることも容易となる。

[0007]

【実施制・以下、図2を含めて共通の部分に同一の符号を付した図を引用して本発明の実施例について説明する。図1(音)~(d)は、本発明の第一の実施例の製造工程を順に示す。図1(音)とはおいては、P基板11上に厚き11000mmの選択酸化映2と厚き25mmのケ

ート酸化膜1:2を形成後、厚さ5:00 nmの第一多結晶 S:1 層3を堆積し、パターニングする。これにより低耐 圧MOSFETのゲート電極1:3が形成される。

【0.0.08】図1(b) においては、1.0.00だでの無酸化を行い、ゲート酸化映1.2の多結晶 Si層に覆われない部分を厚き7.5 nmの無酸化映1.4 とすると共に、多結晶 Si層3の表面層を厚き5.0 nmの酸化映4とする。次に全面に第二多結晶 Si層4に堆積し加工する。これにより第一多結晶 Si層3、酸化映4、第二多結晶 Si層5からなるフローティングキャパシタンスが形成されると共に、無酸化映から高耐圧MOSFETのゲート酸化映1.4 と第二多結晶 Si層5から高耐圧MOSFETのゲート電便1.5 が形成される。

【0009】次の図1 (c) においては、高耐圧MOS F 日下部にゲード電極 1.5をマスクとして1×1,013/ o m2 程度のドース量でイオン注入し、深され、Dum、 表面不純物濃度2×1017/cm3 程度の低不純物濃度 Nオフセット拡散領域8を形成する。その後、配線とオ ーム性接触する高不純物濃度のN++ソース・ドレイン領 [®]域は1を高耐圧MO:SF/E 示部。低耐圧MO:S:F/E 示部。 の双方に形成する。この際、低耐圧MOSFET部では ゲート電極13をマスクとしてイオン注入するが、高耐 圧MOSFET部では、ドレイン部の電界緩和をするN オフセット領域8が残るように、ケート電極15の端部 をレジスト映で覆ってイオン注入する。図 1 (d) にお いては、例えばPSGで層間絶縁膜6を全面に形成し、 ·接触孔をあけ、この上にAll の蒸着等とパターニングに より配線でを形成する。 ごのようにフローティングキャ パシタンスの製造工程を利用してアV耐圧の低耐圧MO SFET、30V耐圧の高耐圧MOSFETを作製し、 フローティングキャバシタンスを内蔵させることができ

【00.10】上記の実施例で示したフローティングキャパシタンスの誘電体層に、多結晶SIの酸化膜でなく、CVDSIO2 膜を用いることも可能である。多結晶SIの酸化膜の膜質は、多結晶SIの膜質に依存するため均一な膜ができない。CVD法で成膜した酸化膜は均一である。そこで、図1(a)と同一の図3(a)に示した工程のあと、図3(b)においては第一多結晶SI層3の上にフローティングキャパシタンス誘電体層としてのCVD酸化膜41を50mmの厚さに堆積し、同時に

第一多結晶Sに見るに覆われない厚さ2.5ッmのゲート酸化映12の上にも厚さ5.0mmのCVD酸化映4.1が地緒する。このあと、第二多結晶会に厚づから高耐圧MOSFETのゲート電極1.5を形成すれば、その下のゲート酸化映の厚さは7.5ッmとなる。

【OO11】以下、図1(c)と同様の図3(c)の工程でNオフセット拡散領域8を形成し、図1(d)と同様の図3(d)の工程を経てフローティックキャパシタッス、低耐圧MOSFETを構えた半導体装置を完成する。さらに、CVD酸化既41にCVD法による高誘電率のタンタル酸化既を用いると、高耐圧MOSFET部のゲート酸化既が厚くなることで低下する駆動能力を改善できる。

[0012]

【発明の効果】本発明によれば、内蔵フローティングキャパシタンスの下部学体の多結晶の上層と同時に低耐圧MOSFETのゲート電極を形成し、上部学体の多結晶の一層と同時に高耐圧MOSFETのゲート電極を形成することにより工程数を減らすことができ、高耐圧化のための厚いゲート酸化膜形成のための別の工程が不必要となり、コストアップが避けられる。また、高耐圧MOSFETのゲート絶縁膜の誘電率を高めて駆動能力を向上させることもできる。この結果、フローティングキャパシタンス内蔵の高耐圧MOSFETおよび低耐圧MOSFETを含む半導体装置を低コストで製造することが可能となった。

【図面の簡単な説明】

【図1】本発明の一実施例の半導体装置の製造工程を (a) ないし(d)の順に示す断面図

【図2】従来のフローディングキャパシタンス内蔵MO SFETの断面図

【図3】本発明の別の実施例の半導体装置の製造工程を (e) ないし(d)の順に示す断面図

【符号の説明】

- 1 P形Si基板
- 3 第一多結晶S.i層
- 4 酸化膜
- 5 第三多結晶S 语
- 12、14 ゲート酸化膜
- 1.3、1.5 ゲート電極
- 4.1 CV D酸化膜

